엣지 디바이스 상의 저지연 EEG 분류를 위한 미분 가능 논리 게이트 네트워크

초록

엣지 디바이스에서의 실시간 뇌파(EEG) 분류는 기존 신경망의 부동소수점 연산에 의해 병목현상이 발생한다. 본 연구에서는 미분 가능 논리 게이트 네트워크(Diff-Logic)를 하드웨어-네이티브 대안으로 조사하였으며, 이는 모델을 비트 단위 CPU 연산으로 실행 가능한 순수 부울 회로로 컴파일한다. 두 가지 분류 과제(이진 치매 탐지 및 3클래스 감정 인식)에 걸친 4개의 EEG 데이터셋에서 엄격한 동일 파라미터 실험을 통해, Diff-Logic을 동일 용량의 다층 퍼셉트론(MLP) 및 이진화 신경망(BNN) 기준 모델과 4가지 복잡도 계층(50k~500k 파라미터)에서 비교하였다. 치매 선별에서 Diff-Logic은 80.2%의 매크로 F1을 달성하여 MLP 기준 대비 6.8% 향상된 성능을 보였다. 감정 인식에서는 MLP가 적당한 성능 우위를 유지했으나, 전력 제약(7W) Nvidia Jetson Orin Nano CPU(싱글 코어)에 배치 시 2.3배 높은 지연 시간과 14배 더 큰 모델 크기를 초래했다. 결정적으로, Diff-Logic 추론 시간은 모델 규모가 10배 증가해도 거의 일정하게 유지되었으며, 가장 큰 복잡도 계층에서 MLP 대비 최대 2.9배의 속도 향상을 달성했다. 본 결과는 논리 기반 신경 아키텍처가 자원 제약적 뇌-컴퓨터 인터페이스를 위한 실용적 패러다임임을 입증하며, 휴대용 엣지 배치의 지연 시간 및 메모리 제약을 본질적으로 충족시키면서 경쟁력 있거나 우수한 성능을 제공한다. 코드는 GitHub에서 확인 가능: https://github.com/Shyamal-Dharia/eeg-difflogic

English

Real-time EEG classification on edge devices is bottlenecked by the floating-point arithmetic of conventional neural networks. We investigated Differentiable Logic Gate Networks (Diff-Logic) as a hardware-native alternative that compiles models into pure Boolean circuits executable via bitwise CPU operations. Through rigorous iso-parameter experiments across four EEG datasets spanning two classification tasks, binary dementia detection and 3-class emotion recognition, we compared Diff-Logic against matched-capacity Multi-Layer Perceptron (MLP) and Binarized Neural Network (BNN) baselines at four complexity tiers (50k-500k parameters). On dementia screening, Diff-Logic achieved 80.2% Macro F1, outperforming the MLP baseline by 6.8%. On emotion recognition, the MLP retained a moderate performance advantage but incurred a 2.3times higher latency and 14times larger model size when deployed on a power-constrained (7W) Nvidia Jetson Orin Nano CPU (Single-core). Critically, Diff-Logic inference time remained nearly constant across a 10times increase in model scale, achieving a peak speedup of 2.9times over MLPs at the largest complexity tier. Our results establish logic-based neural architectures as a practical paradigm for resource-constrained brain-computer interfaces, achieving competitive or superior performance while natively satisfying the latency and memory constraints of portable edge deployment. Code is available on GitHub: https://github.com/Shyamal-Dharia/eeg-difflogic