Palpite Garantido: Uma Abordagem de Modelagem de Linguagem para Transpilação de CISC para RISC com Garantias de Teste

Guaranteed Guess: A Language Modeling Approach for CISC-to-RISC Transpilation with Testing Guarantees

June 17, 2025

Autores: Ahmed Heakl, Sarim Hashmi, Chaimaa Abi, Celine Lee, Abdulrahman Mahmoud

cs.AI

Resumo

O ecossistema de hardware está evoluindo rapidamente, com um interesse crescente em traduzir programas de baixo nível entre diferentes arquiteturas de conjunto de instruções (ISAs) de forma rápida, flexível e correta, para melhorar a portabilidade e longevidade do código existente. Uma classe particularmente desafiadora desse problema de transpilação é a tradução entre arquiteturas de hardware complexas (CISC) e reduzidas (RISC), devido a diferenças fundamentais na complexidade das instruções, modelos de memória e paradigmas de execução. Neste trabalho, apresentamos o GG (Guaranteed Guess), um pipeline de transpilação centrado em ISA que combina o poder de tradução de modelos de linguagem pré-treinados de grande escala (LLMs) com o rigor de construções estabelecidas de testes de software. Nosso método gera traduções candidatas usando um LLM de uma ISA para outra e incorpora essas traduções em um framework de testes de software para construir confiança quantificável na tradução. Avaliamos nossa abordagem GG em dois conjuntos de dados diversos, aplicamos alta cobertura de código (>98%) em testes unitários e alcançamos correção funcional/semântica de 99% em programas HumanEval e 49% em programas BringupBench, respectivamente. Além disso, comparamos nossa abordagem com o estado da arte do framework Rosetta 2 no Apple Silicon, demonstrando um desempenho de tempo de execução 1,73x mais rápido, eficiência energética 1,47x melhor e uso de memória 2,41x melhor para nosso código transpilado, mostrando a eficácia do GG em tarefas reais de tradução CISC para RISC. Disponibilizaremos nossos códigos, dados, modelos e benchmarks em código aberto para estabelecer uma base comum para pesquisas em tradução de código em nível de ISA.

English

The hardware ecosystem is rapidly evolving, with increasing interest in translating low-level programs across different instruction set architectures (ISAs) in a quick, flexible, and correct way to enhance the portability and longevity of existing code. A particularly challenging class of this transpilation problem is translating between complex- (CISC) and reduced- (RISC) hardware architectures, due to fundamental differences in instruction complexity, memory models, and execution paradigms. In this work, we introduce GG (Guaranteed Guess), an ISA-centric transpilation pipeline that combines the translation power of pre-trained large language models (LLMs) with the rigor of established software testing constructs. Our method generates candidate translations using an LLM from one ISA to another, and embeds such translations within a software-testing framework to build quantifiable confidence in the translation. We evaluate our GG approach over two diverse datasets, enforce high code coverage (>98%) across unit tests, and achieve functional/semantic correctness of 99% on HumanEval programs and 49% on BringupBench programs, respectively. Further, we compare our approach to the state-of-the-art Rosetta 2 framework on Apple Silicon, showcasing 1.73x faster runtime performance, 1.47x better energy efficiency, and 2.41x better memory usage for our transpiled code, demonstrating the effectiveness of GG for real-world CISC-to-RISC translation tasks. We will open-source our codes, data, models, and benchmarks to establish a common foundation for ISA-level code translation research.